| |
|
|
| |
Voltage Switchable Dielectric ™ 물질과 내장 |
|
| |
전압 변환성 절연물질 (VSD™)은 고분자 나노 복합물로써 정상적인 회로 작동시 절연체와 같이 반응하지만 VSD™물질내 흐르는 전압이 정해진 문턱전압 이상으로 증가하면 전도성을 가지게 됩니다. 하지만 전압이 문턱 전압한계 이하로 감소하면 VSD™물체는 다시 절연체로 바뀝니다. |
|
| |
|
|
| |
ESD로부터 전자장치를 보호하는 것이 VSD™ 특유의 첫번째 용도입니다. 두가지 집중용도는 |
|
| |
|
|
| |
 |
|
인쇄 회로 기판(PCB)의 원판에 VSD™를 내장하여 보드레벨의 ESD 방지 |
|
|
 |
|
IC 패키지 기판에 VSD™물질을 내장한 패키지레벨의 ESD 방지 |
|
|
|
| |
|
|
| |
| ESD 방지는 신뢰도가 높은 군용 및 산업용의 생산품부터 가전제품까지 모든 전자 장치에 필요한 기능입니다. ESD 방지를 해야할 최대시장은 소비자와 최종 수요자의 전자장치에서 ESD 사고가 재발하여 사용자 환경 불량의 가능성이 더 높은 가전제 품분야입니다 |
|
 |
|
|
| |
|
|
| |
기판 및 IC 패키지 보호 |
|
| |
VSD™(전압변환성 절연물질)이 ESD발생시에 기판의 회로망 전체를 전반적으로 보호할 수 있는 능력은 현재 업계에서 증가하는 ESD 문제에 대해 굉장한 해결책을 제시합니다. VSD™을 기판레벨로 장착함으로써 반도체 분야 전반에 걸쳐 최대한 활용효과를 제공하며 제품에 대한 적기출시도 가능 하도록 합니다.
회로 디자이너들은 비싼(기판 면적을 많이 차지하는) 별도의 ESD 방지 회로를 사용하지 않고, 기판에서 보호되는 부품수와 보호레벨을 향상시키기 위해 노력합니다. 저희 VSD™물질은 PCB 층의 원판에 직접적으로 입히기 때문에 PCB전체에 걸쳐 전반적인 보호가 가능합니다. 또한 이 독특한 물성의 보호레벨과 초고속 반응 시간이 조합된 효과는 현재 시장에 나와있는 다른제품들보다 월등히 훌륭합니다.
IC 패키지내 보호는 낮은 정전용량 옵션이 대체로 필요한 집적도가 높은 마이크로프로세서, ASICs, GPUs (고수준의 부품자체 ESD 방지가 필수적인) 부터 RF/MW 장치 까지의 적용이 관심사 입니다. VSD™을 부품 회로 기판안에 내장함 으로써 고성능 장치에 추가적인 보호를 제공합니다. 또한, 온칩 보호가 부족한 고속력/고주파 장치들을 보충하기 위해 정전용량을 낮게 하도록 하는 옵션도 제공합니다. 고집적도의 I/O 부품들 관련, 주된 관심사는 반도체 회로를 단순하게 하여 전반적인 signal integrity(신호생성 능력)을 개선하는데 있으며 이는 VSD™을 회로기판에 내장하여 ESD 방지함 으로써 가능하게 합니다.
회로기판내 내장솔루션과 IC 패키지 자체 보호의 결합적인 ESD 방지가 VSD™이 전자제품 시장 전반에 걸쳐 진입함에 따라 많이 목격 될 것입니다.
|
|
| |
|
|
| |
| |
| PCB 기판보호 |
 |
|
| IC 패키지 보호 |
 |
|
|
| 접점 방전 |
과도의 高전압으로부터 100%보호. 거리가있을수록 인덕턴스(유도 계수)보호를 촉진. 고전압 레벨. |
제조립과정의 초기단계에서 칩을 보호.저압 스위칭 가능. |
| 공중 정전 |
과도의 高전압으로부터 100%보호. 거리가있을수록 인덕턴스(유도계수)보호를 촉진. 고전압 레벨. |
제조립과정의 초기단계에서 칩을 보호. 낮은 스위칭 전압 가능. |
| CBM/CDM |
VSD™ 폴리머 복합물은 ESD의 기판내 생성 뿐만아니라 발생회수와 심각성까지 감소. |
VSD™ 폴리머 복합물은 ESD의 기판내 생성 뿐만아니라 발생회수와 심각성까지 감소. 따라서, 문제의 패키지를 보호. |
| 가격 |
대량생산형의 저레벨PCB 공정. 부품제거하면서도 100%보호. |
더 높은가격의 기판 패터닝 공정에 적합. 리드 프레임 제품은 실행하기 어려움. |
| 채택/ 적기출시 |
출시까지의 시간단축. 자격있는 PCB 기판 제조업자를 한정하여 가능 |
제품화까지 다소 시간소요. 반도체 제조업자들과 패키지에 적합. 제조업자는 기판 레벨의 VSD™물질제거에 참여해야함. IDM과 OEM 조건이 필요. |
| 기판면적 |
라우팅작업 절약. 부품수 감소. |
라우팅작업 절약과 부품수를 감소. |
| 테스트 |
시스템 레벨. |
시스테 레벨/ 디바이스 레벨. |
|
|
| |
|
|
